

# 中華民國經濟部智慧財產局

INTELLECTUAL PROPERTY OFFICE  
MINISTRY OF ECONOMIC AFFAIRS  
REPUBLIC OF CHINA

茲證明所附文件，係本局存檔中原申請案的副本，正確無訛，  
其申請資料如下：

This is to certify that annexed is a true copy from the records of this  
office of the application as originally filed which is identified hereunder:

申請日：西元 2003 年 07 月 28 日  
Application Date

申請案號：092120536  
Application No.

申請人：國立清華大學  
Applicant(s)

局長

Director General

蔡 繼 生

發文日期：西元 2003 年 10 月 30 日  
Issue Date

發文字號：09221103400  
Serial No.

# 發明專利說明書

(本說明書格式、順序及粗體字，請勿任意更動，※記號部分請勿填寫)

※ 申請案號：

※ 申請日期：

※IPC 分類：

**壹、發明名稱：** 雙斜率積分器之控制方法及其裝置

**貳、申請人：**(共 1 人)

姓名或名稱：國立清華大學

代表人：徐遐生

住居所或營業所地址：300 新竹市光復路二段 101 號

國 稷：中華民國

**參、發明人：**(共 3 人)

姓 名：1.張慶元

2.蕭鳴均

3.黃英叡

住居所地址：1. 300 新竹市園後街 24 號 4 樓

2. 400 台中市大墩路 771 號 5 樓之 1

3. 900 屏東市廣東路 112 巷 27 號

國 稷：1.2.3. 中華民國

**肆、聲明事項：**(無)

## 伍、中文發明摘要：

一種雙斜率積分器之控制方法及實現該方法之控制裝置，該雙斜率積分器用以積分一待測信號，且該控制裝置包括一根據該待測信號產生一歸零控制信號控制該雙斜率積分器持續一段避開時間處於歸零狀態之單擊器，一將該待測信號延遲一段延遲時間之延遲器，及一控制器，其根據該待測信號及該延遲後待測信號產生一觸發信號觸發該雙斜率積分器在該延遲後待測信號之時間區間充電。藉此，達到避開雙斜率積分器之安頓時間並以該待測信號自我觸發雙斜率積分器之功效。

## 陸、英文發明摘要：

## 柒、指定代表圖：

(一) 本案指定代表圖為：圖 4。

(二) 本代表圖之元件代表符號簡單說明：

2	雙斜率積分器之控制裝置	3	雙斜率積分器
21	單擊器	22	延遲電路
23	門鎖器(SR 正反器)	24	反或閘
25、34	開關	26	反及閘
27	反閘	31	運算放大器
32	第一電阻	33	第二電阻
35	電容	40	待測信號
40'	延遲後待測信號	41	歸零控制信號
42	控制信號	43	觸發信號
$V_{ref}$	參考電壓	En	致能信號

捌、本案若有化學式時，請揭示最能顯示發明特徵的化學式  
：

## 玖、發明說明：■

### 【發明所屬之技術領域】

本發明是有關於一種雙斜率積分器之控制方法及其裝置，特別是指一種可避開雙斜率積分器的安頓時間並自我觸發雙斜率積分器的雙斜率積分器之控制方法及其裝置。  
5

### 【先前技術】

如圖 1 所示，一般之雙斜率積分器 1 在線性系統上的應用十分廣泛，例如類比數位轉換、時間間距量測等。且雙斜率積分器 1 中主要包括有一運算放大器 10，但運算 10 放大器 10 具有如圖 2 所示之安頓時間  $T_s$ ，以致積分器 1 的輸出需經一段安頓時間  $T_s$  後，才能到達線性區  $T_L$ ，易影響線性系統的精確度。為此，如圖 3 所示，在一時間間距量測裝置 11 中，則使用一控制電路 12 來控制雙斜率積分器 1，以解決雙斜率積分器 1 之安頓時間  $T_s$  問題，但是，一數位時脈信號與一待測時間類比輸入信號則需同時 15 輸入控制電路 12 中以進行同步，然而如此一來，高頻的數位時脈信號將會干擾待測時間類比輸入信號，而且不易與待測時間類比輸入信號同步。因此，在美國第 6137749 號專利中則揭露有一以有限狀態機組成控制電路，用以解 20 決數位時脈信號與待測時間類比輸入信號同步的問題，但是該控制電路不但複雜度高，佔用面積大，而且仍然沒有解決積分器之安頓時間以及數位時脈信號干擾待測時間類比輸入信號的問題。

### 【發明內容】

因此，本發明之目的，在於提供一種可避開雙斜率積分器的安頓時間並以待測信號自我觸發雙斜率積分器的雙斜率積分器之控制方法及其裝置。

於是，本發明雙斜率積分器之控制方法，用以避開雙斜率積分器之安頓時間並自我觸發雙斜率積分器，且該雙斜率積分器用以積分一待測信號；該方法包括(A)以該待測信號產生一歸零控制信號控制該雙斜率積分器，使該雙斜率積分器持續一段避開時間處於歸零狀態。(B)與步驟(A)同時，將該待測信號延遲一段延遲時間，並根據該待測信號與該延遲後待測信號產生一觸發信號，使觸發該雙斜率積分器在該延遲後待測信號之時間區間進行充電。藉此，達到避開雙斜率積分器的安頓時間並以待測信號自我觸發雙斜率積分器的功效。

另外，本發明用以實現上述方法之雙斜率積分器之控制裝置，是用以避開雙斜率積分器之安頓時間並自我觸發雙斜率積分器，且該雙斜率積分器用以積分一待測信號。該控制裝置包括一單擊器、一延遲器、一門鎖器及一反或閘。該單擊器與該雙斜率積分器連接，並根據該待測信號產生一歸零控制信號，使控制該雙斜率積分器持續一段避開時間處於歸零狀態。該延遲器用以將該待測信號延遲一段延遲時間。該門鎖器與該延遲器及該待測訊號連接，以根據該待測信號及該延遲後待測信號產生一控制信號。該反或閘之輸入端分別連接該延遲器及該門鎖器，並根據該延遲後待測信號及該控制信號產生一觸發信號，使觸發該

雙斜率積分器於該延遲後待測信號之時間區間充電。藉此，達到避開雙斜率積分器的安頓時間並以待測信號自我觸發雙斜率積分器的功效。

再者，本發明之雙斜率積分器之控制裝置，用以避開雙斜率積分器之安頓時間並自我觸發雙斜率積分器，且該雙斜率積分器用以積分一待測信號。該控制裝置包括一單擊器、一延遲器及一控制器。該單擊器與該雙斜率積分器連接，並根據該待測信號產生一歸零控制信號，使控制該雙斜率積分器持續一段避開時間處於歸零狀態。該延遲器用以將該待測信號延遲一段延遲時間。該控制器與該延遲器及該雙斜率積分器連接，並根據該待測信號及該延遲後待測信號產生一觸發信號，使觸發該雙斜率積分器在該延遲後待測信號之時間區間充電。藉此，達到避開雙斜率積分器的安頓時間並以待測信號自我觸發雙斜率積分器的功效。

### 【實施方式】

有關本發明之前述及其他技術內容、特點與功效，在以下配合參考圖式之一較佳實施例的詳細說明中，將可清楚的明白。

參閱圖 4 所示，是本發明雙斜率積分器之控制裝置 2 的一較佳實施例，控制裝置 2 主要用以避開雙斜率積分器 3(下稱積分器 3)之安頓時間並自我觸發積分器 3，且積分器 3 主要用以積分一待測信號 40。積分器 3 包括一運算放大器 31，一第一電阻 32 及一第二電阻 33，其一端與運

算放大器 31 之負輸入端連接，且第二電阻 33 另一端藉一開關 34 與第一電阻 32 另一端並聯，及一電容 35，其兩端分別連接運算放大器 31 之負輸入端及輸出端，且運算放大器 31 的正輸入端連接一參考電壓  $V_{ref}$ 。

5 控制裝置 2 主要包括一單擊器 21、一延遲電路 22、一門鎖器 23 及一反或閘 24。且如圖 5 所示，待測信號 40 是一脈波信號，其依續通過一反閘 27 及一反及閘 26 而受一連接在反及閘 26 輸入端之致能信號  $En$  管制輸入單擊器 21、延遲電路 22 及門鎖器 23 中。

10 單擊器 21 與積分器 3 連接，以根據待測信號 40 產生如圖 5 所示之一歸零控制信號 41，控制積分器 3 持續一段避開時間  $T_z$  處於歸零狀態。而且實際上，控制裝置 2 更包括一與積分器 3 之電容 35 並聯之開關 25，且單擊器 21 根據待測信號 40 產生之歸零控制信號 41 將控制開關 15 25 關閉(ON)，將電容 35 短路，使積分器 3 輸出電壓  $V_o$  等於輸入電壓(即正輸入端電壓  $V_{ref}$ )而處於歸零狀態，並維持一段避開時間  $T_z$ ，且此避開時間  $T_z$  區間略大於(亦可恰等於)積分器 3 之安頓時間  $T_s$ 。藉此，避開積分器 3 之安頓時間  $T_s$ ，以增加積分器 3 之線性度。

20 同時，待測信號 40 輸入延遲器 22 中延遲一段較該避開時間  $T_z$  長之延遲時間  $T_d$ ，而由延遲器 22 輸出一延遲後待測信號 40'。

同時，待測信號 40 輸入門鎖器 23 中，且在本實施例中，門鎖器 23 是一 SR 正反器，其 S 端輸入待測信號 40

，R 端連接延遲器 22 輸出之延遲後待測信號 40'，以根據待測信號 40 及延遲後待測信號 40'，產生一控制信號 42。

反或閘 24 之輸入端分別連接延遲器 22 及門鎖器 23，其輸出端連接積分器 3 之第一電阻 32 及受開關 34 控制之第二電阻 33，並根據延遲後待測信號 40' 及控制信號 42 產生如圖 5 所示之一觸發信號 43，觸發積分器 3 之輸入端，使積分器 3 在觸發信號 43 之觸發時間區間  $T_2$  (即低準位期間，且該低準位電壓低於該參考電壓  $V_{ref}$ ) 進行充電動作，且由於雙斜率積分器 3 充電時斜率大，故開關 34 將關閉 (ON)，使第一電阻 32 與第二電阻 33 並聯。而且觸發時間區間  $T_2$  大於延遲時間  $T_d$ ，且延遲時間  $T_d$  又大於避開時間  $T_z$ ，但由於在避開時間區間  $T_z$  中，積分器 3 一直處於歸零狀態，因此，在避開時間  $T_z$  結束至延遲時間  $T_d$  結束之間的時間區間  $T_3$ ，在積分器 3 之第一及第二電阻 32、33 上將產生一流入反或閘 43 之電流將電容 35 預充電，使當延遲後待測信號 40' 到來時，可在延遲後待測信號 40' 之脈波時間區間  $T_4$  繼續充電。其中，預充電時間區間  $T_3$  係做為一緩衝時間，用以避免安頓時間  $T_s$  因某些因素 (例如環境、溫度之變化) 變長時影響到延遲後待測信號 40' 之脈波時間區間  $T_4$ ，且電容 35 在預充電時間區間  $T_3$  產生之電壓可在校正時被移除，至於此校正方式乃為習知技術，在此不加贅述。

然後，當脈波時間區間  $T_4$  結束後，觸發信號 43 將轉為高準位 (且該高準位電壓大於參考電壓  $V_{ref}$ )，使積分器

3 之電容 35 開始放電，且積分器 3 放電之斜率小，故開關 34 將被打開(OFF)，使電容 30 朝第一電阻 32 放電。藉此，完成積分器 3 對待測信號 40 之積分動作。

由上述說明可知，本發明雙斜率積分器之控制裝置 2 藉由輸入待測信號 40 至單擊器 21 中，使產生歸零控制信號 41 控制積分器 3 之輸出維持一段避開時間  $T_z$  處於歸零狀態，而避開積分器 3 之安頓時間  $T_s$ ，藉此改善積分器 3 之線性度；另外，藉由將待測信號 40 及延遲後待測信號 40' 輸入 SR 正反器(即門鎖器 23)中產生控制信號 42，並將控制信號 42 與延遲後信號 40' 輸入反或閘 24 中，使產生觸發信號 43 觸發積分器 3 在避開時間  $T_z$  結束至延遲時間  $T_d$  結束之時間區間  $T_3$  預充電，以便於在延遲後待測信號 40 的脈波時間區間  $T_4$  繼續充電，而達到以待測信號 40 自我觸發積分器 3 之目的。因此，本發明雙斜率積分器之控制裝置 2 將不需數位時脈信號，故無信號同步以及串音的問題，而且由於並非以有限狀態機來實現，因此可減少電路的複雜度及成本，並增加雙斜率積分器 3 之線性度。

惟以上所述者，僅為本發明之較佳實施例而已，當不能以此限定本發明實施之範圍，即大凡依本發明申請專利範圍及發明說明書內容所作之簡單的等效變化與修飾，皆應仍屬本發明專利涵蓋之範圍內。

### 【圖式簡單說明】

圖 1 是習知雙斜率積分器之電路圖；

圖 2 是習知雙斜率積分器之安頓時間解說示意圖；

圖 3 是習知時間間距量測裝置之電路方塊圖；

圖 4 是本發明雙斜率積分器之控制裝置的一較佳實施例之電路圖；及

圖 5 是本實施例中產生之信號波形解說圖。

【圖式之主要元件代表符號說明】

2	雙斜率積分器之控制裝置	3	雙斜率積分器
21	單擊器	22	延遲電路
23	門鎖器 (SR 正反器)	24	反或閘
5	25、34 開關	26	反及閘
27	反閘	31	運算放大器
32	第一電阻	33	第二電阻
35	電容	40	待測信號
40'	延遲後待測信號	41	歸零控制
10	42 控制信號	43	觸發信號
$V_{ref}$	參考電壓	$T_d$	延遲時間區間
$T_z$	歸零時間區間	$T_2$	觸發時間區間
$T_3$	預充電時間區間	$T_4$	脈波時間區間
$T_s$	安頓時間	En	致能信號

## 拾、申請專利範圍：

1. 一種雙斜率積分器之控制方法，用以避開雙斜率積分器之安頓時間並自我觸發雙斜率積分器，且該雙斜率積分器係用以積分一待測信號；該控制方法包括下列步驟：
  - (A)以該待測信號產生一歸零控制信號控制該雙斜率積分器，使該雙斜率積分器持續一段避開時間處於歸零狀態；及
  - (B)與步驟(A)同時，將該待測信號延遲一段延遲時間，並根據該待測信號與該延遲後待測信號產生一觸發信號觸發該雙斜率積分器在該延遲後待測信號之時間區間進行充電。
2. 依申請專利範圍第1項所述雙斜率積分器之控制方法，其中該待測信號是一脈波信號。
3. 依申請專利範圍第1項所述雙斜率積分器之控制方法，其中該觸發信號之觸發時間區間大於該延遲時間，且該延遲時間等於該避開時間。
4. 依申請專利範圍第1項所述雙斜率積分器之控制方法，其中該觸發信號之觸發時間區間大於該延遲時間，且該延遲時間稍大於該避開時間，使該雙斜率積分器在該避開時間結束至該延遲時間結束之時間區間可預充電。
5. 依申請專利範圍第1項所述雙斜率積分器之控制方法，其中該避開時間等於該雙斜率積分器之安頓時間。
6. 依申請專利範圍第1項所述雙斜率積分器之控制方法

，其中該避開時間略大於該雙斜率積分器之安頓時間。

7. 一種雙斜率積分器之控制裝置，用以避開雙斜率積分器之安頓時間並自我觸發雙斜率積分器，且該雙斜率積分器用以積分一待測信號；該控制裝置包括：

一單擊器，與該雙斜率積分器連接，並根據該待測信號產生一歸零控制信號控制該雙斜率積分器持續一段避開時間處於歸零狀態；

一延遲器，用以將該待測信號延遲一段延遲時間；

一門鎖器，與該延遲器及該待測訊號連接，以根據該待測信號及該延遲後待測信號產生一控制信號；及

一反或閘，其輸入端分別連接該延遲器及該門鎖器，並根據該延遲後待測信號及該控制信號產生一觸發信號觸發該雙斜率積分器於該延遲後待測信號之時間區間充電。

8. 依申請專利範圍第 7 項所述雙斜率積分器之控制裝置，其中該待測信號是一脈波信號，其同時輸入該門鎖器、該單擊器及該延遲器中。

9. 依申請專利範圍第 7 項所述雙斜率積分器之控制裝置，其中該門鎖器是一 SR 正反器，且該待測信號輸入該門鎖器之設定端，該延遲後之待測信號輸入該門鎖器之重置端。

10. 依申請專利範圍第 7 項所述雙斜率積分器之控制裝置，其中該觸發信號之觸發時間區間大於該延遲時間，且該延遲時間等於該避開時間。

11. 依申請專利範圍第 7 項所述雙斜率積分器之控制裝置，其中該觸發信號之觸發時間區間大於該延遲時間，且該延遲時間稍大於該避開時間，使該雙斜率積分器在該避開時間結束至該延遲時間結束之時間區間可預充電。

12. 依申請專利範圍第 7 項所述雙斜率積分器之控制裝置，其中該避開時間等於該雙斜率積分器之安頓時間。

13. 依申請專利範圍第 7 項所述雙斜率積分器之控制裝置，其中該避開時間略大於該雙斜率積分器之安頓時間。

14. 一種雙斜率積分器之控制裝置，用以避開雙斜率積分器之安頓時間並自我觸發雙斜率積分器，且該雙斜率積分器用以積分一待測信號；該控制裝置包括：  
一單擊器，與該雙斜率積分器連接，並根據該待測信號產生一歸零控制信號，使控制該雙斜率積分器持續一段避開時間處於歸零狀態；  
一延遲器，用以將該待測信號延遲一段延遲時間；及  
一控制器，與該延遲器及該雙斜率積分器連接，並根據該待測信號及該延遲後待測信號產生一觸發信號觸發該雙斜率積分器在該延遲後待測信號之時間區間。

間充電。

15. 依申請專利範圍第 14 項所述雙斜率積分器之控制裝置，其中該控制器包括一門鎖器及一反或閘，該門鎖器與該延遲器及該待測訊號連接，並根據該待測信號及該延遲後待測信號產生一控制信號；該反或閘之兩輸入端分別連接該延遲器及該門鎖器，以根據該延遲後待測信號及該控制信號產生該觸發信號。
16. 依申請專利範圍第 14 項所述雙斜率積分器之控制裝置，其中該待測信號是一脈波信號，其同時輸入該門鎖器、該單擊器及該延遲器中。
17. 依申請專利範圍第 14 項所述雙斜率積分器之控制裝置，其中該門鎖器是一 SR 正反器，且該待測信號輸入該門鎖器之設定端，該延遲後之待測信號輸入該門鎖器之重置端。
18. 依申請專利範圍第 14 項所述雙斜率積分器之控制裝置，其中該觸發信號之觸發時間區間大於該延遲時間，且該延遲時間等於該避開時間。
19. 依申請專利範圍第 14 項所述雙斜率積分器之控制裝置，其中該觸發信號之觸發時間區間大於該延遲時間，且該延遲時間稍大於該避開時間，使該雙斜率積分器在該避開時間結束至該延遲時間結束之時間區間可預充電。
20. 依申請專利範圍第 14 項所述雙斜率積分器之控制裝置，其中該避開時間等於該雙斜率積分器之安頓時間

21. 依申請專利範圍第 14 項所述雙斜率積分器之控制裝置，其中該避開時間略大於該雙斜率積分器之安頓時間。

# 拾壹、圖式




圖 1




圖 2




圖 3




圖 4




圖 5